Схема конвертера. Оптимизацией не занимался. Основная идея была проверить, будет ли достаточно стабильности или нет.
Аттенюатор входного сигнала взял из схемы трансвертера UA3DJG. Делитель на 5 - из схемы трансвертера RA3YO, ФНЧ из схемы DDS синтезатора RN3AUS.
G1 - OCXO CETC CTI OSC5A2B02 10MHz 5V 26*26*12
D1 - 7805
D2 - К1533ИЕ2
V1, V2 - КТ315Д (то, что было под рукой)
R1 - 1,6 кОм
R2 - 2,7 кОм
R3 - 5.6 кОм
R4 - 1 кОм
R5 - 1 кОм
R6 - 180 Ом
R7 - 100 Ом 4 Вт
R8 - 100 Ом 2 Вт
R9 - 100 Ом 1 Вт
R10 - 510 Ом 0.25 Вт
R11 - 220 Ом
R12 - 200 Ом
R13 - 1 кОм
R14 - 10 Ом
C1, C2, C4, C5 - 22 нФ
C3 - 1 мкФ
C6, C7, C8, C9 - 0,1 мкФ
L1 - 100 мкГ